ЭВМ

Разделы:

центральный процессор
арифметический процессор
эволюция характеристик цп
системные устройства вм
защищенный режим работы вм
язык ассемблера
специфика вычислительных систем
специализированные процессоры и вм
назначение и топология сетей
практическая реализация сетей

Best links:

Программная модель арифметического процессора

Часть 1
| 2
| 3
| 4
| 5
| 6
| 7

Рис. 2.6. Формат представления данных в регистре ЕР

Первый 32-разрядный регистр ЕР содержит 20-разрядный адрес команды, вызвавшей прерывание, и 11 младших разрядов кода операций. Отметим, что пять старших разрядов любой команды для АП содержат код 11011 (ESC) и поэтому не запоминаются в ЕР. Второй 32-разрядный регистр содержит 20-разрядный адрес операнда, а оставшиеся 12 разрядов не используются.

предыдущаяследующая