Разделы:


Best links:

Организация памяти и способы адресации

Обозначение вывода

Вход/выход

Назначение вывода

AD15-ADO

Вход/выход

Мультиплексированная ША/Д

AI6/S3-A19/S6

Выход

Линии адреса или состояния

BHE/S7

Выход

Разрешение старшего байта шины

RD

Выход

Управление чтением

WR

Выход

Управление записью

M/IO

Выход

Выбор памяти или ВУ

ALE

Выход

Разрешение фиксации адреса

DT/R

Выход

Управление пересылкой данных

DEN

Выход

Разрешение пересылки данных

MN/MX

Вход

Установка режима

TEST

Вход

Сигнал окончания  режима ожидания

HOLD

Вход

   Запрос захвата шин

HLDA

Выход

Подтверждение захвата

INTR

Вход

Запрос прерывания

NMI

Вход

Запрос немаскируемого прерывания

INTA

Выход

Подтверждение прерывания

READY

Вход

Готовность памяти или ВУ

RESET

Вход

Сброс (начальная установка)

CLK

Вход

Такты ГТИ

GND, +5 в

Вход

Общий (земля), питание

Вывод LOCK, так же как и рассмотренные  выводы RQ/GT0 и RQ/GT1, служит   для   организации    взаимодействия    ЦП с внешними устройствами. Активный сигнал LOCK=0 вырабатывается с помощью специальной команды и позволяет в случае необходимости запретить захват шин ЦП внешними устройствами. Выводы QS0 и QS1 несут информацию о состоянии очереди из байтов команд. Для декодирования сигналов состояния микропроцессора s0, s1, s2 в систему (при использовании ЦП в максимальном режиме) включается системный контроллер Intel8288, позволяющий осуществить полную развязку управляющей, адресной и информационной шин, а также различение ВУ и ЗУ при обращении к этим устройствам. Это позволяет полностью реализовать возможности адресации, предусмотренные в ЦП, т. е. возможности обращения к 1М байт памяти и 64К байт портов ввода-вывода.

предыдущаяследующая